Searching PAJ

MIRE REVISCIS TRIBUTES INSMESSE

1/1

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-049246

(43)Date of publication of application: 04.03.1991

(51)Int.Cl.

H01L 21/60

(21)Application number: 01-184367

(71)Applicant: HITACHI LTD

(22)Date of filing:


17.07.1989

(72)Inventor: YOSHIDA IKUO

## (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To prevent fluctuation etc., in electrical characteristics due to contaminant by a method wherein an element forming surface of a semiconductor chip mounted on an Si substrate via a CCB bump is sealed airtight by a sealing part extended on the outer periphery of the chip. CONSTITUTION: A device hole 2 is drilled at the center of a film carrier 2. An Si wiring substrate 4a is placed inside the hole 2. At the center of this substrate 4a, a semiconductor chip 8 with an integrated circuit formed is mounted via a CCB bump with an element forming surface facing downward. The element forming surface of the chip 8 is sealed airtight by a sealing part 10 extended along the outer periphery of the chip 8. The bump 9 is electrically connected to an electrode via a bed metal 6c formed on the substrate 4a. This electrode is electrically connected to a bump electrode 7 formed on the



outer periphery of the substrate 4a. In addition, this electrode 7 is bonded to an inner lead 3a of a lead 3. Thus elements and wiring can be protected against contaminants such as moisture.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

F

19 日本国特許庁(JP)

⑩ 特許出願公開

# ◎ 公開特許公報(A) 平3-49246

⑤Int. Cl. ⁵

識別記号

庁内整理番号

码公開 平成3年(1991)3月4日

H 01 L 21/60

311 Q R 6918-5F 6918-5F

審査請求 未請求 請求項の数 3 (全7頁)

**劉発明の名称** 半導体集積回路装置

②特 願 平1-184367

②出 願 平1(1989)7月17日

発明者 吉田 育 紀

東京都青梅市今井2326番地 株式会社日立製作所デバイス

開発センタ内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

@代理人 弁理士 筒井 大和

明細音

1. 発明の名称

半導体集積回路装置

- 2. 特許請求の範囲
  - 1. シリコン基版上にCCBバンプを介して実装された半導体チャプの素子形成面を、その外周に沿って延設された封止部によって気密封止するとともに、前記シリコン基板の外周にバンプ電極を形成し、前記パンプ電極とフィルムキャリヤのインナーリード部とを接続したことを特徴とする半導体集後回路装置。
  - 2. 前記シリコン基板上に複数の半導体チップを 実装し、それぞれの半導体チップの素子形成面 をその外周に沿って延設された封止部によって 気密封止したことを特徴とする請求項1記載の 半導体集積回路装置。
  - 3. 前記シリコン基板において、前記半導体チャブが実装されていない領域に、能動業子または 受動業子を形成したことを特徴とする請求項1 または2記載の半導体集種回路装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、半導体集破回路装置技術に関し、特に、実装方式としてTAB(Tape Automated Bonding)方式を用いる半導体集積回路装置に適用して有効な技術に関するものである。

〔従来の技術〕

TAB方式を用いる半導体集積回路装置については、例えば株式会社プレスジャーナル社、平成元年5月2日日発行、「月刊セミコンダクターワールド(Semiconductor Morld)・1989年6月号」P107~P131に記載があり、フィルムキャリヤやTAB用のバンブ電極の形成技術およびTABのインナーリード部と半導体チップの電極とのポンディング技術等について説明されている。

ところで、従来のTAB方式を用いる半導体集 独回路装置においては、半導体チップの電極とフィルムキャリヤにパターン形成されたリードのインナーリード部とを電気的に接続した後、半導体 チップの素子形成面のみ、あるいは全面をポッティング樹脂により被覆し半導体チップを封止していた。

[発明が解決しようとする課題]

本発明は上記課題に着目してなされたものであり、その目的は、TAB方式を用いる半導体集費 回路装置の信頼性を向上させることのできる技術 を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、明細書の記述および派付図面から明らかになるであろう。

第1 図は本発明の一実施例である半導体集役回路装置を示す一部破断斜視図、第2 図はこの半導体集役回路装置の平面図、第3 図は第1 図のⅢ一田線の断面図、第4 図(a)~(c)はこの半導体集役回路装置の組立工程を示す断面図である。

以下、本実施例1の半導体集積回路装置を第1 図、第2図および第3図により説明する。

ポリイミド樹脂等からなるフィルムキャリヤ1の中央には、例えば四角形状のデバイス孔2が穿孔されている。フィルムキャリヤ1の上面には、例えば銅(Cu)からなるリード3が、デバイス孔2の各辺に沿って複数パターン形成されており、各リード3の一端のインナーリード部3 a は、デバイス孔2内に突出するように延設されている。

アパイス孔 2 内には、例えば四角形状のシリコン (Si) 配線基板 (以下、基板という) 4 a が配置されている。

この基板 4 a の外周には、アルミニウム(A & ) 等からなる電極 5 a (第 3 図)が、基板 4 a の 各辺に沿って複数形成されている。各電極 5 a の (課題を解決するための手段)

本側において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

すなわち、シリコン基板上にCCBバンプを介して実装された半導体チップの妻子形成面を、その外周に沿って延設された封止邸によって気密封止するとともに、前記シリコン基板の外周にバンプ電極を形成し、前記パンプ電極とフィルムキャリヤのインナーリード部とを接続した半導体集後回路装置構造とするものである。

作用】

上記した手段によれば、半導体チップに形成された素子や配線が湿気や不純物イオン等の汚染源から保護されるため、汚染源に起因する素子の電気的特性の変動や素子破壊および配線の弱食や断線不良等が抑制され、TAB方式を用いる半導体集積回路装置の信頼性を向上させることが可能と

(実施例1)

上面には、下地金属部 6 a が形成されている。下地金属部 6 a は、下方から順にチタン(Ti)、ニッケル(Ni)、Au等の金属層が棲層されてなる。下地金属部 6 a の上面には、Au等からなるパンプ電極が形成されている。そして、バンプ電極 7 は、フィルムキャリヤ 1 のインナーリード部 3 a と電気的に接続されており、 基板 4 a は、フィルムキャリヤ 1 に実装された状態になっている。

一方、基板 4 a の中央には、所定の集協回路が 形成された半導体チップ 8 が、素子形成面を C B が、 に向けて半田 ( P b / S n ) 等からなる C C B が ンプ 9 を介して実装されている。そりて 8 の素子形成面は、半導体チップ 8 の密封止部 1 0 によって 9 気密はは 2 での半導体 は 2 でれている。したがって、本実体チップ 8 に 2 では 2 では、半導体チップ 8 に 2 で が 4 で 2 で 3 の保護される構造となっている。 封止部 1 0 は 、 の 保護される構造となっている。 封止部 1 0 は で の 保護 2 で 3 の 保護 2 に 8 の 保護 2 に 8 の 保護 2 に 8 の 保護 3 に 8 の 保護 4 に 8 の 保護 8 に 8 の 保証 8 の 保証 8 に 8 の 保証 8 に 8 の 保証 8 に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の に 8 の

### 特問平3-49246(3)

された棒状の下地金属部10aと、 基板4aの保護膜11b上に形成された棒状の下地金属部10 a .10bの間に形成された半田(Pb/Sn)等からなる接合部10cとから構成されている。 なお、下地金属部10a.10bは、各々保護膜11a.11b上に、類にTi、Ni、Au等の金属層が破層されてなる。また、保護膜11a.11bは、Si〇,等からなる。

また、半導体チップ8は、基板4aと同じSi 単結晶からなる。したがって、半導体チップ8と 基板4aとの無膨張係数が同じなので、熱膨張係 数の差に起因する。CCBバンプ9や針止配10 への熱応力の集中が抑制され、これらの接合寿命 を充分に保証できる構造となっている。

半導体チップ 8 と基板 4 a とを電気的に接続する C C B バンプ 9 は、半導体チップ 8 に形成された下地金属部 6 b を介して半導体チップ 8 に形成された A 2 等からなる電極 5 b と電気的に接続されている。

を相対応させ、これらの位置合わせを行った後、 熱処理炉を通すことによりCCBバンプ9および 接合部10cを構成する半田(Pb/Sn)をリ フローする。

そして、第4図(c)に示すように、CCBバンプ9と下地金属部6cとを接合して半導体チップ8の電弧5bと基板4aの電極5cとを電気的に接続し、かつ接合部10cと下地金属部10bとを接合して半導体チップ8の素子形成面を気密封止する。

その後、半導体チップ 8 の実装された基板 4 a をインナリードボンダのボンディングステージ 1 4 上に設置して、 昼板 4 a の外周に形成された複数のバンプ電極 7 とフィルムキャリヤーから延設された複数のインナーリード部 3 a とを位置合わせし、加熱ツール 1 5 を図中の矢印に示す方向に下げて、バンプ電極 7 とインナーリード部 3 a とをギャングボンディングし、第 1 図~第 3 図に示した半導体集積回路装置を組み立てる。

このように本実施例しによれば、以下の効果を

また、CCBバンプ9は、基板4aに形成された下地金属部6cを介して基板4aに形成されたAℓ等からなる電極5cと電気的に接続されている。そして、この電極5cは、基板4aに形成されたAℓ等からなる配線12およびスルーホール部13を介して基板4aの外周に形成されたバンプ電極7と電気的に接続されている。

このような半導体集積回路装置を組み立てるに は、例えば以下のようにする。

まず、第4図(a)に示すように、半導体チップ 8の下地金属部 6 b. 10 aの上面に半田 (Pb/Sn) 等をスパッタリング法あるいは蒸考法等により被着し、下地金属部 6 bの上面にCCBバンプ 9 形成し、かつ下地金属部 10 a の上面に接合部 10 c を形成する。

次に、第4図のに示すように、半導体チップ 8 の 異子形成面を下方に向けて、半導体チップ 8 に形成された C C B バンプ 9 と 基板 4 a に形成された下地金属部 6 c とを相対応させ、かつ接合部 1 0 c と 基板 4 a に形成された下地金属部 1 0 b と

得ることができる。(1). フィルムキャリヤーに実 装ざれた基板 4 a 上にCCBパンプ 9 を介して実 装された半導体チップ 8 の業子形成面を半導体チ ップ8の外周に沿って延設された封止部10によ って気密封止したことにより、素子や配線が湿気 や不純物イオン等の汚染源から保護されるため、 汚染源に起因する素子の電気的特性の変動や素子 破壊および配線の腐食や断線不良等が抑制され、 TAB方式を用いる半導体集積回路装置の信頼性 を向上させることが可能となる。(2)、ギャングボ ンディングが可能であり、多ピンの半導体集積回 路装置を短時間でポンディング可能である、(3). フィルムキャリヤに実装された状態で電気回路の 試験が行える、(4)、高速回路において良好な高周 波特性を得ることが可能である、(5). 100μm 以下の電極ピッチに対応できるため、半導体集積 回路装置の小形化が図れる、(6)、TABのリード は引張強度が大きいため、高い信頼性を得られる 等の効果の他に以下の効果を得ることができる。

すなわち、フィルムキャリヤーに実装された基

版4 a 上にCCBバンプ9を介して実装された半導体チップ8の素子形成面を半導体チップ8の外外周に沿って延設された封止部10によって気気を計止したことにより、素子や配線が湿気や不純物イオン等の汚染源から保護されるため、素子の気管性の変動や素子破壊および配線の調食や断線不良等の発生が抑制され、TAB方式を用いる半導体集積回路装置の信頼性を向上させることが可能となる。

#### 〔寒旅例2〕

第 5 図は本発明の他の実施例である半導体集積回路装置を示す平面図、第 6 図は第 5 図の VI - VI 線の断面図である。

本実施例 2 においては、第 5 図および第 6 図に示すように、基版 4 b 上に複数の半導体チップ 8 が実装されている。各半導体チップ 8 の素子形成面は、各半導体チップ 8 の外周に沿って延設された対止部 1 0 (第 6 図)によって気密封止されている。そして、第 5 図破線で示すように、基板 4 b において、半導体チップ 8 が実装されていない

ない範囲で種々変更可能であることはいうまでもない。

例えば、前記実施例したおいては、バンブ電極をAuによって構成した場合について説明したが、これに限定されるものではなく、半田(Pb/Sn)によって構成しても良い。この場合、バンブ電極と、半導体チップを基板上に実装する際にバンブ電極とインナーリード部とを同時に接合することができ、半導体集積回路装置の組立工程を低減することが可能となる。

また、前記実施例 2 おいては、基板にメモリ回路を形成した場合について説明したが、これに限定されるものではなく種々変更可能であり、例えば論理回路でも良い。

#### (発明の効果)

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

すなわち、シリコン基板上にCCBパンプを介

領域には、メモリ回路16が形成されている。

メーモリ回路 1 6 には、図示はしないが、例えば MOSトランジスタ等の能効素子と、情報を電荷 の状態で保持するキャパシタ等の受効素子とが形 成されている。

このように本実施例2によれば、TAB方式を 用いる半導体集積回路装置において、以下の効果 を得ることができる。

- (1) . 基板 4 b 上に半導体チップ 8 を複数実装したことにより、半導体集積回路装置の大規模化に対応することが可能となる。
- (2). 基板 4 b の配線経路の組み換えにより、半導体集機回路装置の回路機能の変更および拡張に即座に対応することが可能となる。
- (3)、基板 4 b にメモリ回路 1 6 を形成したことにより、半導体集積回路装置の回路機能をさらに拡張することが可能となる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱し

### 4. 図面の簡単な説明

第1図は本発明の一実施例である半導体集後回 路装置を示す一部破断斜視図、

第2図はこの半導体集積回路装置の平面図、

第3図は第1図の皿-皿線の断面図、


第4図(a)~(c)はこの半導体集積回路装置の組立 工程を示す断面図、


第 5 図は本発明の他の実施例である半導体集機 回路装置を示す平面図、

## 特開平3-49246(5)


第6図は第5図のVI - VI線の断面図である。

代理人 弁理士 筒 井 大 和







## 第 1 図







第 3 図



第 4 図 (c)

